ВВЕДЕНИЕ
1. СИСТЕМЫ СЧИСЛЕНИЯ И КОДИРОВАНИЕ ИНФОРМАЦИИ
1.1. Позиционные системы счисления
1.2. Системы счисления в вычислительной технике
1.3. Перевод чисел в другую систему счисления
1.3.1. Перевод целых чисел
1.3.2. Перевод дробей
1.4. Влияние разрядности чисел на точность представления информации
1.5. Двоичная арифметика
1.6. Формы представления чисел в ЦВМ
1.6.1. Представление чисел с фиксированной запятой
1.6.2. Представление чисел с плавающей запятой
1.7. Специальные коды в ЦВМ
1.7.1. Прямой код
1.7.2. Обратный код
1.7.3. Дополнительный код
1.7.4. Модифицированный код
1.7.5. Сложение чисел с применением модифицированных кодов
1.8. Кодирование алфавитно-цифровой информации
2. ОСНОВЫ АЛГЕБРЫ ЛОГИКИ
2.1. Основные определения
2.2. Алгебра переключательных функций
2.3. Операции алгебры логики
2.3.1. Функция неравнозначности или функция «сумма по модулю 2»
2.3.2. Функция равнозначности, операция определения равнозначности
2.3.3. Операция И-НЕ или отрицание конъюнкции
2.3.4. Операция ИЛИ-НЕ или функция отрицания дизъюнкции
2.3.5. Булевы функции двух переменных
2.3.6 Функционально полные системы переключательных функций
2.4. Аксиомы, теоремы и тождества алгебры логики
2.4.1. Переключательный закон (коммутативность)
2.4.2. Сочетательный закон (ассоциативность)
2.4.3. Распределительный закон (дистрибутивность)
2.4.4. Закон повторения (идемпотентность)
2.4.5. Законы дополнительности
2.4.6. Законы двойственности. Закон де Моргана
2.5. Закон двойного отрицания или двойной инверсии
2.6. Обобщенный закон двойственности (ОЗД)
3. ФОРМЫ ПРЕДСТАВЛЕНИЯ ПЕРЕКЛЮЧАТЕЛЬНЫХ ФУНКЦИЙ
3.1. Многомерный вектор набора переменных
3.2. Теорема разложения
3.2.1. Совершенная дизъюнктивная нормальная форма
3.2.2. Совершенная конъюнктивная нормальная форма
3.3. Минимизация переключательных функций
3.4. Минимизация переключательных функций с помощью СДНФ
3.5. Минимизация переключательных функций с помощью диаграмм Вейча
3.5.1. Диаграмма Вейча для переключательных функций, зависящих от двух переменных
3.5.2. Диаграмма Вейча для переключательных функций, зависящих от трех переменных
3.5.3. Диаграмма Вейча для переключательных функций, зависящих от четырех переменных
3.5.4. Синтез переключательных функций в форме МДНФ с помощью диаграмм Вейча
3.5.5. Синтез минимизированных переключательных функций, зависящих от пяти или шести переменных, с помощью диаграмм Вейча
3.6. Минимизация логических функций методом Квайна
3.7. Минимизация логических функций с помощью карт Карно
4. ЭЛЕКТРОННАЯ РЕАЛИЗАЦИЯ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ
4.1. Логические элементы в транзисторно-транзисторной логике
4.1.1. Операция инверсии
4.1.2. Быстродействие операции инверсии в транзисторном ключе
4.1.3. Логическая операции И в ТТЛ логике
4.1.4. Логическая операция ИЛИ в ТТЛ логике
4.1.5. Логический элемент И-НЕ в ТТЛ логике
4.1.6. Логический элемент ИЛИ-НЕ в ТТЛ логике
4.1.7. Логический элемент И-ИЛИ-НЕ в ТТЛ логике
4.2. Реализация логических элементов КМОП логики
4.2.1. Общие сведения КМОП логики
4.2.2. Инвертор КМОП логики
4.2.3. Быстродействие в схеме инвертора на МДП-транзисторах
4.2.4. Логический элемент И-НЕ в КМОП логике
4.2.5. Логический элемент ИЛИ-НЕ в КМОП логике
4.3. Логические элементы эмиттерно-связанной логики
4.3.1 .Основной логический элемент ЭСЛ логики
4.3.2 Логический элемент ИЛИ, ИЛИ-HE в ЭСЛ логике
5. АНАЛИЗ И СИНТЕЗ ЦИФРОВЫХ УСТРОЙСТВ
5.1. Анализ и этапы синтеза цифровых устройств
5.2. Основы анализа логических схем с обратными связями
5.3 Схема с обратными связями на двух элементах И-НЕ
5.4. Схема с обратными связями на элементах ИЛИ-НЕ
5.5. Синтез триггерных схем
5.5.1. Классификация триггеров
5.5.2. Постановка задачи синтеза триггерных схем
5.5.3. Синтез асинхронного D-триггера
5.5.4. Синтез синхронного D-триггера
5.5.5. Синтез Т-триггера
5.5.6. Синтез JK-триггера
5.5.7. Синтез двойного JK-триггера
5.5.8. Синхронные триггеры, синхронизация с динамическим управлением
5.6. Синтез цифровых устройств без памяти
5.6.1. Синтез комбинационной схемы одноразрядного сумматора
5.6.2. Синтез дешифраторов
5.7. Синтез цифровых устройств с памятью
5.7.1. Абстрактный этап синтеза цифровых устройств с памятью
5.7.2. Структурный этап синтеза цифровых устройств с памятью
ЗАКЛЮЧЕНИЕ
Библиографический список
Приложение А. Обозначение функций цифровых микросхем
Приложение Б. Пример обозначения цифровой микросхемы